（中央社记者张建中新竹25日电）台积电于美国时间24日举办北美技术论坛，发表A16技术，预计2026年量产，届时将迈入埃米世代。2025年完成紧凑型通用光子引擎技术认证，2026年整合CoWoS封装成为共同封装光学元件，将光连接导入封装中。

台积电北美技术论坛在美国加州圣塔克拉拉市举行，今年迈入30周年，出席人数从30年前不到100人，增加到今年超过2000人规模。

台积电总裁魏哲家亲自出席北美技术论坛，他说，在当前AI赋能的世界，人工智慧功能不仅建置于资料中心，也内建于个人电脑、行动装置、汽车及物联网之中。

魏哲家表示，台积电为客户提供最完备的技术，从全世界最先进的矽晶片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现其对AI的愿景。

台积电在先进制程技术发展，目前改良版3奈米（N3E）技术进入量产，2奈米技术预计2025年下半年量产，技术蓝图上新推出A16技术。A16技术将结合超级电轨（Super Power Rail）架构与奈米片电晶体，预计于2026年量产。

台积电指出，超级电轨技术将供电网路移到晶圆背面，在晶圆正面释出更多讯号网路的布局空间，借以提升逻辑密度和效能，让A16适用于具有复杂讯号布线及密集供电网路的高效能运算（HPC）产品。

相较于台积电2奈米的N2P制程，台积电表示，A16技术在相同工作电压下，速度增快8%至10%；在相同速度下，功耗降低15%至20%，晶片密度提升1.1倍，以支援资料中心产品。

台积电还推出NanoFlex技术，支援奈米片电晶体，台积电指出，NanoFlex为晶片设计人员提供灵活的2奈米标准元件，这是晶片设计的基本构建模组，高度较低的元件能够节省面积并拥有更高的功耗效率，高度较高的元件则将效能最大化。

台积电表示，透过NanoFlex技术，客户能够在相同的设计区块中优化高低元件组合，调整设计进而在应用的功耗、效能及面积之间取得最佳平衡。

因应更广泛的应用，台积电推出4奈米的N4C技术，N4C延续了N4P技术，晶粒成本降低8.5%，且采用门槛低，预计于2025年量产。

台积电指出，N4C提供具有面积效益的基础矽智财及设计法则，皆与N4P完全相容，客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供具有成本效益的选择。

在先进封装及3D IC方面，台积电表示，CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高频宽记忆体（HBM）。系统整合晶片（SoIC）是3D晶片堆叠解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装整合。

台积电指出，系统级晶圆（SoW）技术让12吋晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少资料中心的使用空间，并提升每瓦效能。

台积电表示，量产首款SoW产品采用逻辑晶片为主的整合型扇出（InFO）技术，采用CoWoS技术的晶片堆叠版本预计2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美资料中心伺服器机架或整台伺服器的晶圆级系统。

至于矽光子整合方面，台积电指出，目前正在研发紧凑型通用光子引擎（COUPE）技术，以支援AI热潮带来的数据传输爆炸性成长。

台积电表示，COUPE使用SoIC-X晶片堆叠技术，将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶介面提供最低的电阻及更高的能源效率。

台积电预计2025年完成支援小型插拔式连接器的COUPE验证，2026年整合CoWoS封装成为共同封装光学元件（CPO），将光连结直接导入封装中。

台积电于2023年推出支援车用客户及早采用的N3AE制程，并借由整合先进晶片与封装满足车用客户对更高运算能力的需求，以符合行车的安全与品质要求。台积电指出，正在研发InFO-oS及CoWoS-R解决方案，支援先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计2025年第4季完成AEC-Q100第二级验证。（编辑：张均懋）1130425