台积电在美国当地时间24日举办2024年北美技术论坛，会中揭示其最新的制程技术、先进封装技术、以及三维积体电路（3D IC）技术，凭借此领先的半导体技术来驱动下一世代人工智慧（AI）的创新。台积电首度发表TSMC A16（2奈米强化版） 技术，结合领先的2米电晶体及创新的背面电轨（backside power rail）解决方案以大幅提升逻辑密度及效能，预计于2026年量产；台积公司亦推出系统级晶圆（TSMC-SoW）技术，此创新解决方案带来革命性的晶圆级效能优势，满足超大规模资料中心未来对AI的要求。

今年适逢台积电北美技术论坛举办30周年， 出席贵宾人数从30年前不到100位 ， 增加到今年已超过2000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，今年技术论坛也设置创新专区，展示新兴客户的技术成果。

台积电总裁魏哲表示：「我们身处AI赋能的世界，人工智慧功能不仅建置于资料中心，而且也内建于个人电脑、行动装置、汽车、甚至物联网之中。台积公司为客户提供最完备的技术，从全世界最先进的矽晶片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。」

技术论坛揭示的新技术包括：TSMC A16技术 ： 随著领先业界的N3E技术进入量产及N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。 A16将结合台积公司的超级电轨（Super Power Rail）架构与奈米片电晶体，预计于2026年量产。 

超级电轨技术将供电网路移到晶圆背面而在晶圆正面释出更多讯号网路的布局空间， 借以提升逻辑密度和效能， 让A16适用于具有复杂讯号布线及密集供电网路的高效能运算（HPC）产品。相较于台积公司的N2P制程，A16在相同Vdd (工作电压)下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高达1.10倍，以支援资料中心产品。

台积电并计划将推出的N2技术将搭配TSMC NanoFlex技术，展现台积公司在设计技术协同优化的崭新突破。TSMC NanoFlex为晶片设计人员提供了灵活的N2标准元件，这是晶片设计的基本构建模组，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将效能最大化。客户能够在相同的设计区块中优化高低元件组合，调整设计进而在应用的功耗、效能及面积（PPA）的间取得最佳平衡。

此外，台积电也宣布推出先进的N4C技术以因应更广泛的应用，N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。N4C提供具有面积效益的基础矽智财及设计法则， 皆与广被采用的N4P完全相容， 因此客户可以轻松移转到N4C， 晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。